This page uses JavaScript and requires a JavaScript enabled browser.Your browser is not JavaScript enabled.
This page uses JavaScript and requires a JavaScript enabled browser.Your browser is not JavaScript enabled.
دانشگاه آزاد اسلامی اصفهان(خوراسگان)
منو
درگاههای جستجو
مدارک
جستجوی پیشرفته
مرور
جستجو در سایر کتابخانه ها
مستندات
جستجوی پیشرفته
مرور
منابع دیجیتال
تمام متن
اصطلاحنامه
درختواره
پرسش و پاسخ
سوالات متداول
پرسش از کتابدار
پیگیری پرسش
ورود
ثبت نام
راهنما
خطا
رکورد قبلی
رکورد بعدی
"
HIGH-LEVEL CLOCK CONSTRUCTION FOR LOW POWERPOMPES PAR TRANSITIONS MULTIPLES
"
Document Type
:
Latin Dissertation
Language of Document
:
English
Record Number
:
153086
Doc. No
:
ET24878
Main Entry
:
Changjun Kang
Title Proper
:
HIGH-LEVEL CLOCK CONSTRUCTION FOR LOW POWERPOMPES PAR TRANSITIONS MULTIPLES
Note
:
This document is digital این مدرک بصورت الکترونیکی می باشد
Abstract
:
Clock network is the heaviest load in synchronous VLSl systems. It accounts for largeportion of the tow power dissipation. Our work concentrates on high-level optimization of the powerof clock network, which is a relatively new area. Our work includes two parts: activity-sensitiveclock design for low power and low power clock based on clock frequency reduction..
Subject
:
Electericl tess
:
برق
electronic file name
:
TL49089.pdf
Title and statement of responsibility and
:
HIGH-LEVEL CLOCK CONSTRUCTION FOR LOW POWERPOMPES PAR TRANSITIONS MULTIPLES [Thesis]
http://localhost/site/catalogue/153086
آدرس ثابت
پیوستها
عنوان :
نام فایل :
نوع عام محتوا :
نوع ماده :
فرمت :
سایز :
عرض :
طول :
TL49089.pdf
TL49089.pdf
پایان نامه لاتین
متن
application/octet-stream
2.81 MB
85
85
نمایش
نظرسنجی